跨時鐘域處理

跨時鐘域處理是FPGA設計中經常遇到的問題，而如何處理好跨時鐘域間的數據，可以說是每個FPGA初學者的必修課。如果是還在校的學生，跨時鐘域處理也是 面試中經常被問到的一個問題。 脈衝信號：跟隨時鐘，信號發生轉變。 電平信號：不跟隨時間，信號發生轉變。 1、單bit的異頻傳輸 主要分爲兩種情況。 第一種：信號從B到A，（慢到快） 在時鐘域B下的脈衝信號pulse_b在時鐘域A看來，是一個很寬的「電平

>>阅读原文<<