verilog描述表決器的兩種方式簡易分析

命題：設計一個三變量表決器。真值表如下： 可以寫出並簡化得出公式：F=AB+BC+AC。 以下是兩種算法： 第一種：僅從算法方面描述爲：A、B、C的和大於1則輸出結果爲1，否則爲0；源碼如下： module vote_c(a,b,c,result); input a,b,c; output result; reg result; always @(a or b or c or re

>>阅读原文<<