Vivado使用技巧（13）：CSV文件定義IO Ports

定義I/O Ports信息 每一個完整的FPGA設計必然包含I/O Ports定義與配置環節。I/O Ports包含了FPGA內部信號、管腳、PCB之間的鏈接關係。經常使用的設計方法有兩種：web RTL工程：完成了RTL設計後，打開一個設計（如綜合後設計）並換到I/O Planning View Layout，Vivado會自動從設計中讀取I/O端口導入到I/O Ports窗口中，進行後續設置。

>>阅读原文<<