ZedBoard+Vivado(四)——源文件自定義IP核及調用

硬件：Zedboard 軟件：Vivado2018.2 + Win10 1 設計 爲了將關注點集中在創建和調用IP核的過程中，IP核代碼採用簡單的加法器。 功能：加法器 語言：Verilog 代碼 `timescale 1ns / 1ps module Add_USR_IP #(parameter WIDTH = 1)( input [WIDTH:0] a, input [WID

>>阅读原文<<