嵌入式(硬件):04---CPLD(複雜可編程邏輯器件)和FPGA

一、CPLD CPLD（複雜可編程邏輯器件）：由完全可編程的與或門陣列以及宏單元構成 宏單元 CPLD中的基本邏輯單元是宏單元，宏單元由一些「與或」陣列加上觸發器構成，其中「與或」陣列完成 組合邏輯功能，觸發器完成時序邏輯功能 宏單元中與陣列的輸出稱爲乘積項，其數量標示着CPLD的容 量。乘積項陣列實際上就是一個「與或」陣列，每一個交叉點都是一個可編程熔絲，如果導通就是實 現「與」邏輯 在「與」陣

>>阅读原文<<