【華爲】同步電路設計技術及規則（三）

本次分享華爲公司的《大規模邏輯設計指導書》中的「同步電路設計技術及規則」的部分內容,爲「同步電路設計「的最後一部分內容。 4 SET和RESET信號處理 在設計時應儘量保證有一全局復位信號 ，或保證觸發器， 計數器在使用前已經正確清零和狀態機處於確知的狀態。 寄存器的清除和置位信號 ，對競爭條件和冒險也非常敏感。在設計時， 應儘量直接從器件的專用引腳驅動 。另外， 要考慮到有些器件上電時， 觸發器

>>阅读原文<<