FPGA 作業一

高速EDA設計 作業一 一 實驗前注意事項 1 實驗流程 新建bdf文件畫出電路圖 編譯，編譯後才能在node finder中找到相應管腳 新建vwf文件，先用node finder添加需要觀察的信號，然後設置激勵 觀察波形 2 node finder使用 打開vwf文件後，在信號導航欄右擊鼠標，選擇insert->insert node or bus 確認原理圖編譯完成後，點擊node find

>>阅读原文<<