基於FPGA數字示波器顯示部分

我使用的是VGA顯示，VGA顯示屏有自適應，在像素允許範圍內，都會顯示在整個屏幕。當分辨率很低時，顯示的像素點就很離散，VGA需要的時鐘頻率較低。 我就採用的640480的分辨率，我嘗試過採用更高分辨率，但是時序不能約束，只好放棄。如果有性能比較好的FPGA可以採用更好分辨率。 下面是VGA時序a,b,c,d,e和o,p,q,r,s就是上圖時序參數對應的值。只不過，需要注意的是，行同步時序的單位是

>>阅读原文<<