FPGA數字信號處理（五）Vivado FIR IP覈實現

該篇是FPGA數字信號處理的第五篇，選題爲DSP系統中極其經常使用的FIR濾波器。本文將在前三篇的基礎上，繼續介紹在Vivado開發環境下使用Xilinx提供的FIR IP核進行FIR濾波器的設計。web 1.「FPGA數字信號處理（二）並行FIR濾波器Verilog設計」 http://www.javashuo.com/article/p-gjxmrrlg-hk.html 2.「FPGA數字信號

>>阅读原文<<