ZYQN7000系列內部結構

下面列出ZYQN內部核心的幾個框架：               在ARM Cortex A9處理器中，存儲指令首先通過主存儲器或者L2 cache加載到L1指令cache中，在instructionprefetch stage階段，主要是做指令預取以及分支預測。然後指令通過Instruction Queue隊列被送到解碼器進行指令的解碼工作。解碼器支持兩路解碼，可以同時解碼兩條指令。在Regis

>>阅读原文<<