第15章 SystemVerilog 斷言示例

例1.  assert_next start_event是一個trigger，只有start_event成立，纔會觸發後面的sequence進行評估，等num_cks（常數）個clk後，test_expr得成立。 例2. assert_no_underflowtest_expr等於最小值後一個時鐘，test_expr>=min（最小值），且小於某個極大值。 例3. assert_bits 判斷bi

>>阅读原文<<