用好Vivado HLS ，這三大誤區要避免！

目前，在高層次綜合（HLS, High Level Synthesis）領域，Vivado HLS可謂獨樹一幟。它有效地拉近了軟件工程師與FPGA之間的距離，加速了算法開發的進程，縮短了產品上市時間。對於工程師，尤其是軟件工程師而言是一個福音。在實際工程中，如何利用好這一工具仍值得考究。本文將介紹使用Vivado HLS時的幾個誤區。 誤區1 只要是C或者C++描述的算法都是可綜合（可轉換成RTL

>>阅读原文<<