Verilog狀態機設計技術

廣義而論，只要涉及觸發器的電路，無論電路大小都能歸結爲狀態機。 有限狀態機的優勢： 高效的順序控制模型，狀態機的工作方式是根據控制信號按照預先設定的狀態進行順序進行的 容易利用現成的EDA工具進行優化設計。 性能穩定，容易構成性能良好的同步時序邏輯模塊，消除電路中的毛刺現象，強化系統工作穩定性方面有更多的解決方案。 高速性能 高可靠性能 分類： 從信號輸出方式上分，有Mealy型和Moore型兩種

>>阅读原文<<