verilog-狀態機設計

一，狀態機的基本概念：        硬件設計講究並行設計的思想，雖然用verilog描述的電路大都是並行實現的，但是對於實際的工程應用，往往需要讓硬件來實現一些具有一定順序的工作，這就要用到狀態機的思想，什麼是狀態機呢？簡單的說，就是通過不同的狀態遷移來完成一些特定的順序邏輯，硬件的並行性決定了用verilog描述的硬件實現都是並行執行的，那麼如果希望分多個事件完成一個任務，怎麼辦？也許可以用多

>>阅读原文<<