我的FPGA學習例程練習

1 點亮流水燈 具體要求:每隔1s鐘點亮1個led燈，依次點亮開發板上的四個led燈，當按下復位按鍵時燈全滅。 Verilog HDL:代碼如下 `timescale 1ns/1ps module led_run(clk,rst_n,led); input clk; input rst_n; output[3:0] led; reg[31:0] timer; reg[3:0] led; //===

>>阅读原文<<