2.計算機組成-數字邏輯電路 門電路與半加器 異或運算半加器 全加器組成 全加器結構 反饋電路 振盪器 存儲 D T 觸發器 循環移位 計數器 寄存器 傳輸門電路 譯碼器 晶體管 sram rom 微

現代計算機的各個部件究竟是如何經過邏輯電路構成的呢

 

半加器

咱們說過了門電路

看似簡單的三種門電路倒是組成了整個邏輯電路的根基

真值表--其實就是根據輸入輸出狀態枚舉羅列出來的全部可能

好比有一臺設備,他有兩個輸入A和B

不管什麼時候,他們都有電或者都沒有電的時候是正常,任何一個有電就是不正常

那麼他的真值表就是這樣子的

AB表示輸入  F表示輸出

第一步:找到F=1的行

第二步:把表達式寫成數理邏輯的形式,若是是0寫成非的形式

         

第三步:各個邏輯"加"起來

繼續翻譯成邏輯電路的話那就是

A與B的非門鏈接到一個與門

A的非門與B鏈接到一個與門

而後再把這兩個鏈接到一個或門

符號

是否是很簡單?

就好似摩天大樓由磚頭(與) 水泥(或) 鋼筋(非)組成同樣

一塊磚和另外一塊磚疊在一塊兒很簡單,可是組成摩天大樓就會很複雜

其實這個電路不就是一個異或門嗎

a⊕b = (¬a ∧ b) ∨ (a ∧¬b)

若是a、b兩個值不相同，則異或結果爲1。若是a、b兩個值相同，異或結果爲0。

再回頭看一下上面的真值表

A和B通過這個設備,輸出爲F,是否是能夠這樣描述

0⊕0=0

0⊕1=1

1⊕0=1

1⊕1=0

設想一下二進制的加法是什麼樣子的?

0+0=0

0+1=1

1+0=1

1+1=0(此處應該有進位1)

這不就是沒有進位的二進制加法運算設備嗎?

因此說

異或也叫半加運算

--之因此說是半,是由於他沒有進位機制

 

全加器

想要計算加法,很顯然咱們須要一個全加器,就是有進位的,對吧,這是很天然的邏輯思惟

百度百科中如是說:

全加器是可以計算低位進位的二進制加法電路。

是用門電路實現兩個二進制數相加並求出和的組合線路.

與半加器相比

全加器不僅考慮本位計算結果是否有進位,也考慮上一位對本位的進位,

能夠把多個一位全加器級聯後作成多位全加器.

用如今的概念去解釋描繪歷史,好像不是那麼合適,可是我以爲會更有利於理解

全加器不僅考慮本位計算結果是否有進位,也考慮上一位對本位的進位

若是不理解的話,能夠拿出紙筆來計算,好比

前一個進位1 顯然就是上一位對本位的進位

後一個進位1 顯然就是本位計算結果是否有進位

每一次的計算,都有三個輸入,加數和被加數,以及來自上一位的進位

每一次的運算,則會產生當前位的結果,以及向下一位的進位

因此一次計算會有5個變量

咱們用A,B分別表示兩個輸入 加數和被加數

Ci表示來自前一列的進位

S是加數A被加數B以及Ci的和,和並不太準確,也就是求和後當前位的值

C0表示本位計算結果對下一位的進位

顯然,A,B,Ci均可能有不一樣的值

咱們列一下S的真值表 表示當前位計算的結果

三位的組合,每位可能兩個值,因此總共8種可能

按照以前的步驟,找出來S爲1的行,0用非來表示,最後求和

C0的真值表   表示當前計算結果是否有進位

也是三位的組合,每位可能兩個值,因此總共8種可能

咱們轉換成電路

不要問我怎麼畫,你就按照咱們上面的兩條邏輯對着電路圖走一遍

看看是否是這麼回事就行了,反正我本身只是要理解計算機,而不是去設計電路

你要想搞得很明白,你能夠去研究下

數字邏輯與數字系統設計或者數字邏輯XXX與XX設計一類的書名的書籍

咱們能夠把上面的式子簡化下

能夠簡化爲

咱們以前已經知道對於  異或電路半加器

a⊕b = (¬a ∧ b) ∨ (a ∧¬b)  也就是a與b的異或就是 

 

簡化爲

根據:

就能夠獲得下面的電路圖

根據輸入輸出的變量狀況

咱們能夠用下面的圖來表示一位全加器

有了一位全加器,咱們天然能夠組合出來更多位的全加器

看三位的全加器有了

S3  S2   S1   S0   的排列就是計算出來的結果,不是嗎

咱們繼續抽象一下,一個加法計算器就出來了

根據以前提到過的一些知識理論,咱們能夠很容易想獲得

對於左側的輸入,咱們徹底能夠根據電路的閉合和聯通來肯定是0 仍是 1

對於右側的輸出,咱們能夠接上小燈泡,用亮和滅來記錄結果

 

反饋電路  振盪器 -計算機的心跳

以前提到過,繼電器的經常使用場景之一就是用做控制電路

以下圖所示

想一想咱們以前的非門

帶電源的常閉式(就是右側電路默認是閉合)的繼電器就是一個非門

剛已經說過,上面是用做控制電路,左側電路控制右側,右側也是有電源的

若是共用電源

能夠很明顯的看得出來

開關自己是閉合的,一旦接通電源

吸引銜鐵開關,斷開電路而後失去磁性,而後電路閉合

吸引銜鐵開關,斷開電路而後失去磁性,而後電路閉合

.....

他是一種特殊的非門

把自身的輸出結果拿過去做爲輸入

把一個非門的輸出拿出來一部分做爲它的自身的輸入這叫作反饋

那也就是說一個非門加上一個反饋

就構成了這樣子的一個裝置,能夠反覆的在兩種結果中跳轉,而且無限持續

這就是 振盪器

可以產生一連串無限(只要有電)交替變化的輸出

能夠想象獲得,振盪器的變化形式相似下面的形式

也就是高低交替的(不要去糾結究竟是橫線多長間距多大兩行之間有多高~)

電流的切換速度是極快的

因此咱們直接忽略時間,認爲他是瞬間就能夠達到,不然他確定是斜線

上升沿:電壓從0到最大值的上升的豎線叫作上升沿

降低沿:電壓從最大值到0的降低的豎線叫作降低沿

 

觸發器-記憶

而後又有兩我的才研究出來了一個更加特殊的連線方式

電路上下對稱,分別都是一個或門連着一個非門

他們各自的輸出又分別是對方的輸入

兩個或非門首尾相連造成兩個反饋

再次強調不要糾結這究竟是啥,我相信最初確定是瞎弄的,科學不就是嘗試麼

而後發現了有些有意思的地方,而後就被加深研究了

若是左側加上電源 右側接上兩個燈泡的話

根據開關閉合與斷開 以及燈泡的狀況

研究出來了觸發器的原理

工做狀態依賴於兩個開關R S 

閉合一個斷開另外一個,老是會獲得兩個相反的輸出Q和Q~

要是所有斷開,那麼取決於Q和Q~剛纔是什麼狀態,也就是有記憶功能

最先的一種觸發器,稱之爲R-S觸發器

Q和Q~老是以相反的狀態出現

0 1 或者1 0

觸發器截然相反的兩個輸出,不過多數狀況下僅僅使用一個

觸發器的記憶功能被應用到計算機的存儲上

使用Q來記憶一個比特,另一個就不用了,由於原本他們就相反

要想使用Q保存一個比特,天然離不開R  S

想要Q=0   S=0 且R=1

想要Q=1   S=1 且R=0

兩個輸入能夠用非門表示

當電路剛接好(尚未按下開關),S爲0 R=1  Q=0  燈泡不亮

當按下開關後,S爲1 R=0  Q=1  燈泡亮了

可是一旦開關斷開,燈泡馬上又滅了,由於又回到了剛纔的狀態

顯然,雖然能夠保存1比特,可是並不能維持他的存在,由於R和S做爲輸入發生了變化

因此很天然的,想到在R和S外加一層控制

而後又發明了帶控制的觸發器  D觸發器

CP做爲控制線路

Cp=0 時,經過與門,天然無論D上是什麼,S和R都爲0,觸發器保持原有內容不變

CP=1 時,若是D=0 那麼 S=0 R=1  Q=0

CP=1 時,若是D=1 那麼 S=1 R=0  Q=1

也就是說CP做爲控制線路控制是否可寫

在可寫的狀況寫,D控制寫入的內容

這種觸發器會在CP=1期間均可以進行寫,只要D改變了,保存的值就會發生改變

因此想要準確的保存一個比特,你須要保持住D的值,持續通過CP從0~1而後再到0的過程

因此,又發明了一種新的觸發器,僅僅是在CP從0變成1  或者從1變成0  的時候纔會觸發

-也就是接受D的輸入

兩個D觸發器首尾相連而成,前一個觸發器的輸出是後一個觸發器的輸入

這兩個觸發器不會同時工做

這個觸發器是上升沿D觸發器

也就是無論控制端是0 仍是1   仍是從1到0的降低沿,都不能保存

只有0到1的上升沿才能保存

若是把若干個上升沿D觸發器鏈接起來

最初開關是斷開的,全部的觸發器都不工做

由於CP都是0

若是你不停的按開關,最初閉合開關瞬間的這個比特1 就會在觸發器間順序傳遞,從左到右

手動按動開關天然是無聊的,因此振盪器就被應用其中了,並且速度是可調節的

這種走馬燈的電路就是 循環移位寄存器

寄存,是臨時存放的意思

當若干個觸發器組合在一塊兒,能夠同時保存多個比特時就成爲寄存器

 

計數器

T觸發器   Q~做爲輸入到D

假設最初Q=1 Q~=0  燈泡是亮着的

反覆按動開關(按鍵開關),燈泡會在亮滅之間交替變化

每當一個脈衝到達CP時,觸發器的輸出就會發生翻轉,原先是0 則變成1  原先是1 則變成0

Q~也是這樣,只不過值恰好相反

他有一個神器的做用就是用於計數

簡化一下(隱藏了Q~到D的連線,可是他是存在的)

5個鏈接在一塊兒,從右往左看,每一個觸發器的輸出端Q~都鏈接下一個觸發器的CP

先把每個觸發器清零 使得 Q43210   的值爲00000,這表示0  

隨着振盪器脈衝的輸入,會不斷計數

顯然,一個觸發器表示一個比特,8個觸發器組成計數器,就是能夠累積255個脈衝 11111111

試想一下若是計數器已經達到最大了,此時又來了一個脈衝,是什麼效果?這不就是溢出的基本原理麼

 

寄存器

試想一下若是多個數經過全加器進行計算,須要解決什麼問題?

以前咱們說到過半加器到全加器的進化,須要記錄處理進位的狀況相似

多個數相加,天然須要處理中間結果,因此你須要保存下來

寄存器的符號(就是觸發器組成 多個觸發器能夠構成寄存器)

上升沿纔會工做

把加法器換一種形式描繪

若是你還記獲得話,以前是這樣子的

咱們把寄存器鏈接到加法器上

你應該能夠看得懂

當按鍵開關KRA按下時,開關輸入的數值會經過寄存器,輸出到加法器,做爲他的一個加數

爲了簡化電路圖,使用同一組開關提供加數和被加數

這樣,經過開關送進來的數能夠先到到寄存器RA ,同時也被送到加法器另外一個輸入端

若是你想要保存到寄存器RA就按一下按鍵開關

若是你想要用它和寄存器中的數相加,就什麼也不用作,結果自動從加法器的輸出端

因此當你輸入第一個數字,按一下KRA開關,寄存器保存了加數

輸入第二個數字,寄存器的值就和他相加  馬上得出結果

然而此時的寄存器尚未保存中間結果

一種很顯然的方案就是加法器的輸出,同寄存器的輸入端直接相鏈接

很顯然,共用電路帶來了不少麻煩

好比加法器計算出來的結果不只會達到寄存器還會進入本身的輸入端

因此說要麼就是想辦法電路分開,要麼就是輪流共用線路

你們共用的線路,就是咱們常說的總線

 

輪流使用總線 傳輸門

繼電器的做爲控制電路的理論再次被應用

這種結構就叫作傳輸門---開關閉合,信號能夠經過,開關斷開,信號就中斷

名字很形象

因此可使用傳輸門來控制總線上數據的傳輸

 

上圖中都是按鍵開關,不是閘刀開關

左邊經過傳輸門GA接入總線

右邊加法器輸出經過GB接入

並且還多了一個臨時寄存器TR 臨時保存加法器的計算結果

計算過程是這樣子的:

好比 1+2+3+4+5

第一步:開關撥出來第一個數 ->按住KGA打開傳輸門->按下KRA,數據保存在寄存器RA中,鬆開KGA,關閉傳輸門

雖然此時這個數據已經也到了加法器的另外一個輸入,加法器也會進行運算,可是GB關閉的,TR也不會進行保存

第二步:開關撥出來第二個數

->按住KGA打開傳輸門,這樣第二個數被加數會進入加法器的另外一個輸入端,加法器會自動運行

->按一下KTR,保存計算結果到臨時寄存器

->鬆開KGA

->而後就是按住KGB,讓臨時寄存器TR的數據達到RA

->按一下KRA寄存器保存中間結果

雖然也會輸入到加法器的另外一個輸入端,也會進行加法,可是TR會屏蔽掉數據不會保存

梳理簡化下步驟:

按住KGA   按一下下KRA 鬆開KGA===>保存了加數

按住KGA===>計算結果

按一下KTR    鬆開KGA  按住KGB 按一下KRA===>保存中間結果

 

譯碼器

你能夠去設想可能的電路,找到輸入輸出,而後列出真值表

而後設計邏輯電路,這是通用的解決問題的思路

好比咱們設想

 

通過這樣子一個電路,咱們能夠更方便的操做,圖中假定設置加數 是裝載   設置被加數求和 是相加

再次優化

 

RR是循環移位寄存器,兩個輸出t0  t1 替代了K0 K1

這樣子就是最開始的時候須要裝載,此後都是開關撥數,按兩次K,開關撥數按兩次K..

這就是控制器的基礎原型

上面的這個新電路其實就是譯碼器,譯碼器就是用於輸入的轉換,把一種輸入轉換爲另外的一種輸出

如同名字同樣,翻譯

至此,咱們已經能夠經過相對比較簡便的操做進行連續累加

可是每次不斷地撥弄開關進行數據輸入,仍舊是比較繁瑣的

 

存儲器

存儲器按照咱們的理解,他像一個容器同樣,有一個口能夠進行 存 / 放 數據

以前說過想要存儲數據那就是觸發器-上升沿D觸發器

G是傳輸門,控制Q與外部世界的連通性

默認W和R都爲0  G是斷開的

寫入時,DB輸入數據,W從0變成1 上升沿   R繼續爲0,G是斷開的

讀取時,R=1 打開傳輸門,W仍舊爲0

做爲一個基本單元,能夠構造容量更大的存儲器

使用幾個就是能夠保存幾個比特的二進制數

默認讀寫均爲0

D0~D4準備好數據 寫從0~1上升沿,寫0  寫入數據

寫0 讀1 讀取數據到D0~D4