Vivado開發流程簡介（FPGA）（硬件設計）

前言：系統環境windows7 +Vivado2016.1. 1、啓動Vivado：   2、選擇Create New Project：   3、指定工程名字和工程存放目錄：   4、選擇RTL Project： 5、選擇FPGA設備： 6、工程創建完成後： 7、開始編寫verilog代碼： （1）點擊Add Sources按鈕：   （2）選擇add or create design sourc

>>阅读原文<<