超過飛飛系列-ZYNQ之FPGA學習2.1Verilog語法

一、VHDL、Verilog、C語言區別 VHDL:硬件描述語言，美軍開發，相對難、不直觀，需要專業培訓，歐洲發展較好。 Verilog:硬件描述語言，設計羣體廣泛，資源成熟，中國多采用。並行處理運行。 C：軟件語言，經過C的單片機程序需取碼、譯碼、執行，是串行的。 二、基礎知識 2.1 Verilog的邏輯值 邏輯0：表示低電平，GND。 邏輯1：表示高電平，VCC。 邏輯X：表示未知，可高可低

>>阅读原文<<