TDC綜述(二)——基於FPGA的TDC關鍵技術

2.1 粗計數模塊 粗計數模塊是TDC的基礎。[35-37]是其實施實例。這一結構可以使用半加器和寄存器（用於在每一系統時鐘週期存儲和更新計數器的值）實現。主要有兩種變體。第一種，計數寄存器從零開始計數，當檢測到有效輸入信號時，在該時鐘週期增長計數值，即被測信號，後文中稱爲HIT。第二種，在每次HIT信號到來時俘獲當前時刻的時間戳。通過比較獲得的時間戳，獲取兩次事件的時間信息。粗計數模塊的測量範圍

>>阅读原文<<