我遇到Xilinx FIR IP核一個小坑

時間 2021-01-08

標籤 Xilinx FPGA FIR IP核简体版

原文原文鏈接

我需要設計一個帶通濾波器組，所以爲了方便，我想用FIR IP核的濾波器係數重設功能。也就是說，我把濾波器組中全部的濾波器係數都導入FIR IP核，然後通過FILTER_SEL端口選擇不同濾波器的係數。設置界面如下，一開始我以爲FILTER_SEL端口輸入1代表一組濾波器係數，依次類推，2代表第二組……後來我發現這裏有個坑，應該是0對應第一組濾波器係數，1對應第二組，依次類推……千萬不要被下圖中左下

>>阅读原文<<

1. Xilinx IP核使用(一)--FIFO
2. 使用fdatool生成Xilinx中FIR濾波器IP核的係數
3. Xilinx FIR IP核的的使用及延時問題
4. springboot+zookeeper+dubbo遇到的一個小坑
5. flask_sqlalchemy 命名遇到的一個小坑
6. xilinx IP核之ROM
7. MyBatis遇到一個坑
8. XILINX公司的JESD204 IP核介紹（一）
9. 使用Xilinx FIFO IP核的總結（一）
10. Xilinx Uartlite IP核的使用
更多相關文章...
• 第一個Hibernate程序 - Hibernate教程
• 第一個Spring程序 - Spring教程
• RxJava操作符（一）Creating Observables
• Kotlin學習（一）基本語法

相關標籤/搜索