PCB設計--時鐘線要求和佈線

1、時鐘線要求 （1）時鐘驅動器佈局在PCB中心而非電路板外圍，佈局儘可能靠近，走線圓滑、短，非直角、非T形，佈線可選4~8mil，過窄會致使高頻信號衰減，並下降信號之間電容性耦合。 （2）避免時鐘之間、與信號之間的干擾，避免幾種信號平行佈線，必要時採用GND屏蔽層包裹隔離，不一樣時鐘或信號之間間距 30mil以上，可放在GND和VCC層之間 （3）時鐘信號儘可能不採用跨界分割平面 （4）若時鐘線

>>阅读原文<<