JavaShuo
欄目
標籤
高速PCB設計應避免過孔via將參考平面打碎 形成分割槽 造成信號完整性問題
時間 2021-01-13
標籤
硬件
简体版
原文
原文鏈接
VIA過孔是PCB電路板上必不可少的組成部分,可以說,對於多層電路板而言,怎麼可能沒有過孔via存在呢?當然,對於高速信號傳輸線來說,要儘量避免過孔的寄生參數對信號傳輸造成影響,儘量少打過孔,但是對於很多高速信號總線來說,打孔換層是沒法避免的。比如說,BGA封裝的CPU除了第一、二排之外的pin腳,是需要打孔換層扇出走線的。 高速信號打via過孔,是有很多需要注意的地方,不
>>阅读原文<<
相關文章
1.
Cadence Allegro 如何避免過孔via 過於靠近焊盤 造成DFM問題
2.
信號完整性分析
3.
PCB過孔設計
4.
PCB設計中要考慮電源信號的完整性
5.
信號完整性概述
6.
高速數字PCB板設計中的信號完整性分析
7.
信號完整性與電源完整性的詳細分析
8.
PCB信號完整性有哪幾步_如何確保PCB設計信號完整性
9.
FPGA信號完整性分析
10.
PCB的過孔
更多相關文章...
•
ASP 快速參考
-
ASP 教程
•
SQL 快速參考
-
SQL 教程
•
使用阿里雲OSS+CDN部署前端頁面與加速靜態資源
•
再有人問你分佈式事務,把這篇扔給他
相關標籤/搜索
碎成
造成
將成
完成
速成
成形
形成
成問題
打成
PHP參考手冊
MyBatis教程
PHP 7 新特性
設計模式
面試
應用
0
分享到微博
分享到微信
分享到QQ
每日一句
每一个你不满意的现在,都有一个你没有努力的曾经。
最新文章
1.
1.2 Illustrator多文檔的幾種排列方式
2.
5.16--java數據類型轉換及雜記
3.
性能指標
4.
(1.2)工廠模式之工廠方法模式
5.
Java記錄 -42- Java Collection
6.
Java記錄 -42- Java Collection
7.
github使用
8.
Android學習筆記(五十):聲明、請求和檢查許可
9.
20180626
10.
服務擴容可能引入的負面問題及解決方法
本站公眾號
歡迎關注本站公眾號,獲取更多信息
相關文章
1.
Cadence Allegro 如何避免過孔via 過於靠近焊盤 造成DFM問題
2.
信號完整性分析
3.
PCB過孔設計
4.
PCB設計中要考慮電源信號的完整性
5.
信號完整性概述
6.
高速數字PCB板設計中的信號完整性分析
7.
信號完整性與電源完整性的詳細分析
8.
PCB信號完整性有哪幾步_如何確保PCB設計信號完整性
9.
FPGA信號完整性分析
10.
PCB的過孔
>>更多相關文章<<