Allegro 使用技巧你都知道嗎？一份超實用「指南」送給您

48.Allegro創建電路板板框

步驟：

一、設置繪圖區參數，包括單位，大小。

二、定義outline區域

三、定義route keepin區域（可以使用Z-copy操做）

四、定義package keepin區域

五、添加定位孔

49.Allegro佈局基本知識

一、擺放的方法：Edit –> move或mirror或rotate

二、關於電容濾波，當有大電容和小電容同時對一點濾波時，應該把從小電容拉出的線接到器件管腳。即靠近管腳的爲最小的電容。

三、各層顏色設置：top –> 粉色；bottom –> 藍色；

50.區域規則設置

一、設定特定區域的規則，例如，對於BGA器件的引腳處須要設置線寬要窄一些，線間距也要窄一些。

二、setup –> constraints –> constraint areas –> 選中arears require a TYPE property –> add 能夠看到options面板的class/subclass爲Board Geometry/Constraint_Area –> 在制定區域畫一個矩形 –> 點擊矩形框，調出edit property –> 指定間距（net spacing type）和線寬(net physical type) –> 在assignment table進行指定

51.建立總線

一、打開約束管理器（electronical constraint spreadsheet）

二、顯示指定網絡飛線：Display –> show rats –> net 而後在約束管理器中選擇要顯示的網絡

三、若是要設置等長線，可是在線上有端接電阻，那麼須要進行設置（x net），使得計算的時候跨過端接電阻。這就須要爲每個端接電阻設置仿真模型庫，設置完成之後，就能夠在約束管理器中的看到網絡變爲了x net

四、添加信號仿真模型庫：Analyze –> SI/EMI Sim –> Library 添加模型庫 –> Add existing library –> local library path

五、對每一個新建添加模型：Analyze –> SI/EMI Sim –> Model 會顯示出工程中的器件，而後爲每一個器件添加仿真模型。對於系統庫裏面的元件有本身的模型庫，能夠利用Auto Setup自動完成。對於系統庫裏面沒有的模型，選擇find model

六、在約束管理器中，點擊object –> 右鍵，便可利用filter選擇須要選擇的網絡，能夠選擇差分對，x net等。

七、建立總線：在約束管理器中，選擇net –> routing –> wiring 而後選擇須要建立爲總線的網絡 –> 右鍵，create –> bus

52.設置拓撲約束

線長約束規則設置

一、對線長的要求，實際就是設置延時，能夠按照長度來設置，也能夠按照延時來設置

二、打開約束管理器 –> Electronic constraint set –> All constraint –> User – defined 選擇在設置拓撲結構時設置好的網絡 –> 右鍵選擇SigXplore–> 在pro delay裏選擇。也就是說若是要想設置線長約束，須要先定義一個拓撲結構，而後再指定這個拓撲結構的網絡約束。

相對延遲約束規則設置（即等長設置）

一、在設置相對延遲約束以前也須要先創建拓撲約束

二、在拓撲約束對話框 –> set constraint –> Rel Prop Delay 設定一個新規則的名稱 –> 指定網絡起點和終點 –> 選擇local（對於T型網絡的兩個分支選擇此選項）和global（對於總線型信號）

53.佈線準備

一、設置顏色：Display –> color/visibility 其中group主要設置：stack-up，geometry，component，area

二、高亮設置：Display –> color/visibility –> display選項：temporary highlight和permanent highlight 而後再在display –> highlight選擇網絡就能夠高亮了。可是此時高亮的時候是虛線，可能看不清，能夠在setup –> user preferences –> display –> display_nohilitefont 打開此選項 也能夠設置display_drcfill，將DRC顯示也表示爲實現，容易看到。另外DRC標誌大小的設置在setup –> drawing option –> display –> DRC marker size

三、佈局的時候設置的柵格點要打一些，在佈線的時候，柵格點要小一些

四、執行每個命令的時候，注意控制面板的選項，包括option，find，visibility

五、不一樣顏色高亮不一樣的網絡：display highlight –> find面板選擇net –> option面板選擇顏色，而後再去點擊網絡。

差分佈線

一、差分線走線：route –> conect而後選擇差分對中的一個引腳，若是已經定義了差分對，就會自動進行差分對佈線。

二、若是在差分佈線時想變爲單端走線，能夠點擊右鍵：single trace mode

蛇形走線

一、羣組走線：route –> 選擇須要佈線的飛線這樣就能夠多根線一塊兒走線了 –> 但快到走線的目的焊盤時，右鍵 –> finish 能夠自動完成 –> 再利用slide進行修線

二、經常使用的修線命令：

（1）、edit –> delete 而後再find中能夠選擇Cline（刪除整跟線）、vias、Cline Segs（只刪除其中的一段）

（2）、route –> slide 移動走線

（3）、route –> spread between voids 並在控制面板的options欄輸入void clearance便可進行自動避讓。

54.鋪銅

一、建議初學者內電層用正片，由於這樣就不用考慮flash焊盤，這時候全部的過孔和通孔該連內電層的就連到內電層，不應連的就不連。而若是用負片，那麼若是作焊盤的時候若是沒有作flash焊盤，那麼板子就廢了。

二、在外層鋪銅：shape –> rectangular 而後再option中進行設置

（1）、動態銅（dynamic copper）

（2）、制定銅皮要鏈接的網絡

三、鋪銅後如何編輯邊界：shape –> edit boundary 就能夠對銅皮就行修改邊界

四、如何刪除銅皮：edit –> delete –> 在find中選擇shape –> 點擊銅皮就行刪除

五、修改已鋪銅的網絡：shape –> select shape or void –> 點擊銅皮，右鍵assign net

六、如何手工挖空銅皮：shape –> manual void –> 選擇形狀

七、刪除孤島：shape –> delete islands –> 在option面板點擊delete all on layer

八、鋪靜態銅皮：shape –> rectangular –> 在option面板選擇static solid

九、銅皮合併，當兩塊銅皮重疊了之後要進行合併：shape –> merge shapes 逐個點擊各個銅皮，就會合併爲一個銅皮。合併銅皮的前提是銅皮必須是相同網絡，別去銅皮都是一種類型（都是動態或者都是靜態）

55.內電層分割

一、在多電源系統中常常要用到

二、在分割前爲了方便觀察各個電源的分佈，能夠將電源網絡高亮顯示

三、分割銅皮：add –> line –> 在option面板選擇class爲anti etch，subclass爲power，制定分割線線寬（須要考慮相臨區域的電壓差），若是電壓差較小，用20mil便可，可是若是是+12V與-12V須要間隔寬一些，通常40~50mil便可。空間容許的話，儘可能寬一些。而後用線進行區域劃分

四、銅皮的分割：edit –> split plane –> create 打開create split palne，選擇要分割的層（power）及銅皮的類型 –> 制定每一個區域的網絡

五、所有去高亮：display –> delight –> 選擇區域

六、去除孤島：shape –> delete island 能夠將孤島暫時高亮顯示 –> 點擊option去除孤島

七、儘可能不要再相鄰層鋪不用電源的銅皮，由於這樣會帶來電源噪聲的耦合，在電源層之間要至少相隔一層非介質層

56.後處理

一、添加測試點

二、從新編號，便於裝配。在原理圖設計時時按照原理圖中的位置進行編號的，可是這樣在PCB中編號就是亂的。這就須要在PCB中從新編號，而後再反標註到原理圖，步驟：Logic –> Auto Rename Refdes –> rename –> more 能夠設置從新編號的選項 選擇preserve current prefixes即保持當前的編號前綴。

三、最好是在佈線以前，對元件進行從新編號，不然，若是是在佈線完成後再從新編號，可能會帶來一些DRC錯誤。有一些DRC與電氣特性是無關的，多是由編號引發的，這時就能夠無論這些DRC錯誤。

四、在原理圖中進行反標註：打開原理圖工程文件 –> tools –> back annotate –> 選擇PCB Editor –> 肯定便可

五、佈線完成後，進行完整的檢查，檢查可能存在的各類DRC錯誤

六、查看報告：tools –> report或者quick reports –> 最經常使用的是unconnect pin report；還有查看shape的一些報告，檢查動態銅皮的狀態，若是有的狀態不是smooth就須要到setup –> drawing option中進行更新 –> update to smooth

七、shape no net 即沒有賦給網絡的shape；shape island 檢查孤島；design rules check report

八、在setup –> drawing option中能夠看到unrouted nets，unplaced symbol，isolate shapes等。這只是一個大體的統計信息。可是要求全部的選項都是綠色的，即都沒有錯誤。

九、若是肯定全部的設計都沒有錯誤了，推薦進行一次數據庫的檢查，將錯誤徹底排除掉。步驟：tools –> update DRC –> 選中兩個選項 –> check 保證數據庫是完整的

57.絲印處理（爲出光繪作準備）

一、生成絲印層是，與電氣層沒有關係了，因此能夠把走線以及覆銅都關閉：display –> color visibility 關掉etch，要留着pin和via，由於調整絲印時須要知道他們的位置。

二、在display –> color and visibility –> group選擇manufacturing –> 選擇autosilk_top和autosilk_bottom 由於絲印信息是在這一層的。不須要選擇其它層的silkscreen

三、生成絲印：manufacturing –> silkscreen –> 選擇那些層的信息放在絲印層，通常要選上package geometry和reference designator –> 點擊silkscreen，軟件自動生成這個信息

四、調整絲印，先在color and visibility中關掉ref des assembly_top和assembly_bottom

五、調整字體大小：edit –> change –> 在find面板選中text –> option面板選中line width和text block，不選擇text just –> 畫框將全部的文字改過來。line width是線寬，text block是字體大小。注意option選項中的subclass不要動，不然修改後，就會把修改結果拷貝到那一層了。

六、調整絲印位置：move –> 選擇編號進行修改

七、加入文字性的說明：add –> text –> 在option中選擇manufachuring/autosilk_top ，以及字體的大小，而後點擊須要添加的位置，輸入便可

58.鑽孔文件

一、鑽孔文件是電路板製做廠商數控機牀上要用到的文件，後綴爲.drl

二、設置鑽孔文件參數：manufacture –> NC –> NC Parameters –> 設置配置文件（nc_param.txt）存放路徑，所有保持默認便可

三、產生鑽孔文件：manufacture –> NC –> NC drill –> Drilling:若是所有是通孔選擇layer pair；若是有埋孔或者盲孔選擇（by layering）—> 點擊drill就可產生鑽孔文件 –> 點擊view log查看信息

四、注意NC drill命令只處理圓型的鑽孔，不處理橢圓形和方形的鑽孔，須要單獨進行處理：manufacture –> NC –> NC route –> route 可能會產生一些工具選擇的警告，能夠沒必要理會。完成後會產生一個.rou文件

五、生成鑽孔表和鑽孔圖：display –> color and visibility –> 關閉全部顏色顯示，在geometry中單獨打開outline，只打開電路板的邊框 –> manufacture–> NC –> drill legend 生成鑽孔表和鑽孔圖 –> ok –> 出現一個方框，放上去便可

59.出光繪文件

一、出光繪文件：manufacture –> artwork，注意如下幾個選項：

Film Control：

（1）、undefined line width：通常設置爲6mil或者8mil

（2）、plot mode：每一層是正片仍是負片

（3）、vector based pad behavior：出RS274X格式文件時，必定要選中這個選項，若是不選這個選項，那麼出光繪的時候，負片上的焊盤可能會出問題。

General Parameters：

（1）、Device type：選擇Gerber RS274X，能夠保證國內絕大多數廠商能夠接受

二、在出光繪文件以前能夠設定光繪文件的邊框（也能夠不設置）：setup –> areas –> photoplot outline

三、若是要出頂層絲印信息的光繪文件，須要先把這一層的信息打開：display –> color/visibility –> all invisible 關掉全部。

四、對於頂層絲印層，須要打開如下三個選項：

geometry：[board geometry]: silkscreen_top [package geometry]: silkscreen_top

manufacturing：[manufacturing]: autosilk_top

而後，manufacture –> artwork –> film control –> 在available films中選擇TOP，右鍵add –> 輸入這個film的名字（例如silkscreen_top）這樣就能夠在available films中添加上了這個film，而且裏面有剛纔選擇的三個class/subclass

五、利用相同的方法，在產生底層的絲印

六、添加阻焊層，先在manufacture中添加上soldermask_top層，而後再在display –> color/visibility中選擇一個幾個class/subclass:

stack-up：[pin]: soldermask_top; [via]: soldermask_top

geometry：[board geometry]: soldermask_top; [package geometry]: soldermask_top

再在soldermask_top右鍵 –> match display 就會讓這個film和選擇的class/subclass進行匹配了

一樣的辦法添加底層阻焊層。

七、添加加焊層，先在manufacture中添加上pastemask_top層，而後再在display –> color/visibility中選擇一個幾個class/subclass:

stack-up：[pin]: pastemask_top; [via]: pastemask_top

geometry：[board geometry]: 沒有; [package geometry]: pastemask_top

再在soldermask_top右鍵 –> match display 就會讓這個film和選擇的class/subclass進行匹配了

一樣的辦法添加底層加焊層。

八、添加鑽孔表，先在manufacture中添加上drill_drawing層，而後再在display –> color/visibility中選擇一個幾個class/subclass:

manufacturing：[manufacturing]: Nclegend-1-4

geometry：[board geometry]: outline

再在drill_drawing右鍵 –> match display 就會讓這個film和選擇的class/subclass進行匹配了

九、板子須要的底片：

（1）、四個電氣層（對於四層板）

（2）、兩個絲印層

（3）、頂層阻焊層和底層阻焊層（solder mask）

（4）、頂層加焊層和底層加焊層（paste mask）

（5）、鑽孔圖形（NC drill lagent）

十、如何在已經設定好的film中修改class/subclass：點擊相應的film –> display就能夠顯示當前匹配好的class/subclass –> 而後再在display中修改 –> 而後再匹配一遍

十一、須要對每一個film進行設置film option

十二、生成光繪文件：film option中select all –> create artwork

1三、光繪文件後綴爲.art

1四、須要提供給PCB廠商的文件：.art、.drl、.rou(鑽非圓孔文件)、參數配置文件art_param.txt、鑽孔參數文件nc_param.txt