集成電路中的低功耗設計（一）

    低功耗設計在現在的IC系統中非常重要，正如Intel所稱：功耗問題是決定摩爾定理能否適用的唯一因素。在CMOS電路中，功耗可以分爲動態功耗和靜態功耗。靜態功耗是電路不工作時消耗的功耗；動態功耗是當電路活動時消耗的功耗。一般而言，在0.13um以上的設計中，動態功耗佔主要部分；但在納米尺度（90nm和65nm）的設計中，泄漏電流成爲影響功耗的關鍵因素。 低功耗的設計貫穿了IC設計的整個流程。

>>阅读原文<<