乘法器的優化2

被乘數寄存器減爲4位,取消乘數寄存器,把乘數寄存器數字放入乘積寄存器的低 四位,邏輯控制單元檢測乘積寄存器最低位是1時,將被乘數寄存器和乘積寄存器 的高四位通過加法器運算,存入乘積寄存器的高四位,同時將乘積寄存器右移一 位。如此循環,當控制邏輯判斷循環次數爲4時,結束。 N位乘法器的實現
相關文章
相關標籤/搜索