在Nexys4 DDR上實現的DDR2讀寫例程

· 本文使用Vivado 2015.4在Nexys4 DDR(如下簡稱N4DDR)開發板上實現DDR的讀寫。 · FPGA若是須要對DDR進行讀寫,則須要一個DDR的控制器。根據官方的文檔(UG586,下載連接在文末),DDR控制器的時序主要有三: (1)首先是控制信號,以下圖: · 從上圖能夠看出,只有當app_rdy信號有效時,程序所發出的讀寫命令纔會被控制器接收。這點必須注意。 (2)而後是
相關文章
相關標籤/搜索