FPGA 硬件調試

用Vivado進行硬件調試，就是要插入ila核，即「集成邏輯分析儀」，然後將想要引出來觀察的信號連到這個核的probe上。 首先第一步，需要把想要觀測的信號標記出來，即mark_debug，有兩種mark_debug的方法，我用verilog寫了一個簡單的流水燈程序，只有幾行代碼，如下： module main( input            clk, input            rst

>>阅读原文<<