【Vivado——FPGA硬件調試（四）】快速替換Debug Probes

在使用Vivado Logic Analyzer調試時，常會遇到這樣的情形：當前階段需要觀測信號xa_reg，下一階段需要觀測xb_reg，兩個階段原始設計並沒有改變，只是需要將xa_reg替換爲xb_reg。此時，一種方法是回到綜合後的設計，通過Setup Debug重新設置待觀測信號，這樣固然可行，但需要對設計重新佈局佈線，耗時，效率低。另一種方法是採用ECO（Engineering Chan

>>阅读原文<<