Highspeedlogic專題：217維特比譯碼器的FPGA設計

二：viterbi譯碼器性能    （2，1，7）卷積碼譯碼過程的整體結構可分爲4個子模塊，分別是分支度量模塊，加比選蝶形運算單元，倖存路徑存儲單元和回溯譯碼單元。spa 譯碼器的結構框圖如圖3所示。設計   ·分支度量計算單元input     分支度量計算單元是用來計算輸入信號序列與卷積碼各個可能輸出信號序列的似然度量，維特比的似然準則就是在尋找具備最小距離的路徑。若譯碼器採用硬判決譯碼時，分

>>阅读原文<<