Verilog筆記

github傳送門（練習寫的代碼，約束文件，仿真文件)html 文章目錄 Vivado 基本流程 關於封裝IP核和使用Block Design Verilog module / 模塊 always塊 組合邏輯 時序 Generate塊（書上p83） task / function 其餘 仿真 ip核的建立和使用方法： 燒錄 BASYS3 按鍵 防抖方法 數碼管 函數 實現固定頻率的方法： 數碼管數

>>阅读原文<<