關於時鐘與觸發器的感想

「時鐘是時序電路的控制者」 這句話太經典了，可以說是FPGA設計的聖言。FPGA的設計主要是以時序電路爲主，因爲組合邏輯電路再怎麼複雜也變不出太多花樣，理解起來也不沒太多困難。但是時序電路就不同了，它的所有動作都是在時鐘一拍一拍的節奏下轉變觸發，可以說時鐘就是整個電路的控制者，控制不好，電路功能就會混亂。 打個比方，時鐘就相當於人體的心臟，它每一次的跳動就是觸發一個 CLK，向身體的各個器官供血，

>>阅读原文<<