同步時序電路設計實驗—16位寄存器(16位）

16位寄存器(16位） 電路功能：根據控制信號，將相應的輸入進行輸出。 輸入：16位數據輸入Din，1個使能信號En, 1個時鐘信號Clk。 輸出：16位輸出Q。 要求： (1)當En=1且有時鐘信號輸入變化時（Clk從0變化到1）時，Q=Din；否則Q的值維持不變； (2)先使用4個D觸發器設計4位的並行加載寄存器並進行封裝； (3)用4個4位的並行加載寄存器進行併發得到16位的並行加載寄存器；

>>阅读原文<<