DC綜合約束012_異步FIFO中的格雷碼設置max_delay
DC綜合約束012_異步FIFO中的格雷碼設置max_delay 1、異步fifo中格雷碼約束 爲了保證異步fifo的功能和性能保證，需要在綜合約束文件sdc中，約束異步FIFO格雷碼的最大延時。約束如圖所示：從格雷碼寄存器的時鐘端口---->到3級同步器的輸入端口的最大延時。寫地址waddr和讀地址raddr格雷碼同步都需要設置set_max_delay，延時可設置爲讀寫時鐘中最快時鐘週期的一半
相關文章
- 1. 異步FIFO爲何用格雷碼
- 2. 異步FIFO格雷碼與空滿
- 3. 同步FIFO和格雷碼
- 4. 異步FIFO：爲什麼要用格雷碼
- 5. 數字邏輯綜合工具實踐-DC-10——CDC約束
- 6. 異步FIFO設計
- 7. DC 時序約束
- 8. 異步fifo的設計(FPGA)
- 9. 異步fifo的設計（一）
- 10. 異步fifo的設計（三）
- 更多相關文章...
- • MySQL查看錶中的約束 - MySQL教程
- • SQL UNIQUE 約束 - SQL 教程
- • IntelliJ IDEA代碼格式化設置
- • IntelliJ IDEA 代碼格式化配置和快捷鍵
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. 異步FIFO爲何用格雷碼
- 2. 異步FIFO格雷碼與空滿
- 3. 同步FIFO和格雷碼
- 4. 異步FIFO：爲什麼要用格雷碼
- 5. 數字邏輯綜合工具實踐-DC-10——CDC約束
- 6. 異步FIFO設計
- 7. DC 時序約束
- 8. 異步fifo的設計(FPGA)
- 9. 異步fifo的設計（一）
- 10. 異步fifo的設計（三）