DC 時序約束

 本文如果有錯，歡迎留言更正；此外，轉載請標明出處 http://www.cnblogs.com/IClearner/  ，作者：IC_learner 前面介紹的設計都不算很複雜，都是使用時鐘的默認行爲作爲電路的約束，都存在有路徑給你約束，即信號的變化要在一個時鐘週期內完成，並達到穩定值，以滿足寄存器的建立和保持的要求。此外進行可測性設計(design for test)時，爲了提高測試的覆蓋

>>阅读原文<<