計算機體系結構 第3章 單週期MIPS處理器的設計

第3章 單週期MIPS處理器的設計 1、add, sub, addi, subi, lw, sw, beq, j 每條指令在單週期處理器中的執行邏輯 2、上述指令的指令編碼、代碼、功能以及在單週期中的數據通路，條件分支指令的地址計算、單週期各功能部件的控制信號值判斷 3、中斷和異常的處理時機 一、MIPS指令 注：時鐘部件 二、數據通路 合併 （1）R型指令與load/store指令合併 合併結果

>>阅读原文<<