（計算機體系結構）第5章 CPU設計與實現

目錄 5.3 多級時序系統（X86） 指令週期 控制方式 多級時序系統實例分析 5.4 MIPS CPU的簡單實現 處理器的指令字長 處理器功能及指令系統定義 指令執行 性能分析 5.3 多級時序系統（X86） 指令週期 指令週期：取出並執行一條指令所需的全部時間 指令週期數據流 取值週期數據流 PC->MAR 1->R M(MAR) ->MDR PC + 1 -> PC MDR -> IR OP

>>阅读原文<<