正確理解採樣時鐘抖動（Jitter）對ADC信噪比SNR的影響

前言：本文我們介紹下ADC採樣時鐘的抖動（Jitter）參數對ADC採樣的影響，主要介紹以下內容： 時鐘抖動的構成 時鐘抖動對ADC SNR的影響 如何計算時鐘抖動 如何優化時鐘抖動 1.採樣理論 高速ADC使用外部輸入時鐘對模擬輸入信號進行採樣，如圖1所示。圖中顯示了輸入採樣時鐘抖動示意圖。 圖1、ADC採樣 輸入模擬信號的頻率越高，由於時鐘抖動導致的採樣信號幅度變化越大，這點在圖2中顯示的非常

>>阅读原文<<