2.VHDL的基本結構和語法（一）

目錄 1.VHDL基本結構 1.1.實體（Entity） 類屬說明 端口方向：IN， OUT ，INOUT ，BUFFER 1.2.結構體 (Architecture) 1.3.庫、程序包的調用 1.4.VHDL語句 1.4.1.並行語句 並行信號賦值 1.4.2.進程語句 進程的工作原理： 進程與時鐘 進程的啓動 進程的注意事項 1.5.元件例化語句 實現元件例化的詳細步驟 1.VHDL基本結構

>>阅读原文<<