靜態時序分析的基本方法01

       時序分析的目的是驗證設計是否符合規定時序約束下的性能要求，同時設計者基於時序分析的結果來決定如何在不滿足時序要求的情況下進行時序性能改進。        時序圖        靜態時序分析中，數字邏輯電路首先轉換成時序圖的形式，再基於時序圖來計算路徑延遲的總和，如果所有的路徑都滿足時序約束和規範，那麼就認爲設計滿足時序約束規範。        生成時序圖首先需要對要進行時序分析的設計

>>阅读原文<<