SPI總線協議及SPI時序圖詳解

SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI，是一種高速的，全雙工，同步的通訊總線，而且在芯片的管腳上只佔用四根線，節約了芯片的管腳，同時爲PCB的佈局上節省空間，提供方便，正是出於這種簡單易用的特性，如今愈來愈多的芯片集成了這種通訊協議。
SPI是一個環形總線結構，由ss(cs)、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。

上升沿發送、降低沿接收、高位先發送。
上升沿到來的時候，sdo上的電平將被髮送到從設備的寄存器中。
降低沿到來的時候，sdi上的電平將被接收到主設備的寄存器中。

假設主機和從機初始化就緒：而且主機的sbuff=0xaa (10101010)，從機的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘週期的數據狀況演示一遍(假設上升沿發送數據)。

---------------------------------------------------
脈衝      主機sbuff 從機sbuff sdi sdo
---------------------------------------------------
0 00-0   10101010 01010101 0 0
---------------------------------------------------
1 0--1   0101010x 10101011  0 1
1 1--0   01010100  10101011 0 1
---------------------------------------------------
2 0--1   1010100x 01010110  1 0
2 1--0   10101001 01010110 1  0
---------------------------------------------------
3 0--1   0101001x 10101101 0 1
3 1--0   01010010 10101101 0  1
---------------------------------------------------
4 0--1   1010010x 01011010 1 0
4 1--0   10100101 01011010 1  0
---------------------------------------------------
5 0--1   0100101x 10110101  0 1
5 1--0   01001010 10110101 0  1
---------------------------------------------------
6 0--1   1001010x 01101010 1 0
6 1--0   10010101 01101010 1  0
---------------------------------------------------
7 0--1   0010101x 11010101 0 1
7 1--0   00101010 11010101 0  1
---------------------------------------------------
8 0--1   0101010x 10101010 1 0
8 1--0   01010101 10101010 1  0
---------------------------------------------------

這樣就完成了兩個寄存器8位的交換，上面的0--1表示上升沿、1--0表示降低沿，sdi、 sdo相對於主機而言的。根據以上分析，一個完整的傳送週期是16位，即兩個字節，由於，首先主機要發送命令過去，而後從機根據主機的名準備數據，主機在下一個8位時鐘週期才把數據讀回來。 
SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進行通訊:一條時鐘線SCK，一條數據輸入線MOSI，一條數據輸出線MISO;用於 CPU與各類外圍器件進行全雙工、同步串行通信。

 

SPI主要特色有:能夠同時發出和接收串行數據;能夠看成主機或從機工做;提供頻率可編程時鐘;發送結束中斷標誌;寫衝突保護;總線競爭保護等。

SPI總線有四種工做方式(SP0, SP1, SP2, SP3)，其中使用的最爲普遍的是SPI0和SPI3方式。

SPI模塊爲了和外設進行數據交換，根據外設工做要求，其輸出串行同步時鐘極性和相位能夠進行配置，時鐘極性(CPOL)對傳輸協議沒有重大的影響。若是CPOL=0，串行同步時鐘的空閒狀態爲低電平；若是CPOL=1，串行同步時鐘的空閒狀態爲高電平。時鐘相位(CPHA)可以配置用於選擇兩種不一樣的傳輸協議之一進行數據傳輸。若是 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或降低)數據被採樣；若是CPHA=1，在串行同步時鐘的第二個跳變沿(上升或降低)數據被採樣。 SPI主模塊和與之通訊的外設音時鐘相位和極性應該一致。

 

 

SPI時序圖詳解-SPI接口在模式0下輸出第一位數據的時刻

SPI接口在模式0下輸出第一位數據的時刻

SPI接口有四種不一樣的數據傳輸時序，取決於CPOL和CPHL這兩位的組合。圖1中表現了這四種時序，
時序與CPOL、CPHL的關係也能夠從圖中看出。

 

 

 

 圖1

 

 

CPOL是用來決定SCK時鐘信號空閒時的電平，CPOL＝0，空閒電平爲低電平，CPOL＝1時，

空閒電平爲高電平。CPHA是用來決定採樣時刻的，CPHA=0，在每一個週期的第一個時鐘沿採樣，

CPHA＝1，在每一個週期的第二個時鐘沿採樣。

 

因爲我使用的器件工做在模式0這種時序（CPOL＝0，CPHA＝0），因此將圖1簡化爲圖2，
只關注模式0的時序。

 

 圖2

咱們來關注SCK的第一個時鐘週期，在時鐘的前沿採樣數據（上升沿，第一個時鐘沿），
在時鐘的後沿輸出數據（降低沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的數據bit1，
在時鐘的前沿被從器件採樣，那主器件是在什麼時候刻輸出bit1的呢？bit1的輸出時刻實際上在SCK信號有效之前，
比  SCK的上升沿還要早半個時鐘週期。bit1的輸出時刻與SSEL信號沒有關係。再來看從器件，
主器件的輸入口MISO一樣是在時鐘的前沿採樣從器件輸出的bit1的，那從器件又是在什麼時候刻輸出bit1的呢。
從器件是在SSEL信號有效後，當即輸出bit1，儘管此時SCK信號尚未起效。關於上面的主器件
和從器件輸出bit1位的時刻，能夠從圖三、4中獲得驗證。

 

 圖3

注意圖3中，CS信號有效後（低電平有效，注意CS降低沿後發生的狀況），故意用延時程序
延時了一段時間，以後再向數據寄存器寫入了要發送的數據，來觀察主器件輸出bit1的狀況（MOSI）。
能夠看出，bit1（值爲1）是在SCK信號有效以前的半個時鐘週期的時刻開始輸出的（與CS信號無關），
到了SCK的第一個時鐘週期的上升沿正好被從器件採樣。

 圖4

圖4中，注意看CS和MISO信號。咱們能夠看出，CS信號有效後，從器件馬上輸出了bit1（值爲1）。

 

一般咱們進行的spi操做都是16位的。圖5記錄了第一個字節和第二個字節間的相互銜接的過程。
第一個字節的最後一位在SCK的上升沿被採樣，隨後的SCK降低沿，從器件就輸出了第二個字節的第一位。

 

 

 

 

SPI總線協議介紹（接口定義,傳輸時序）

 

1、技術性能
SPI接口是Motorola 首先提出的全雙工三線同步串行外圍接口，採用主從模式（Master Slave）架構；支持多slave模式應用，通常僅支持單Master。
時鐘由Master控制，在時鐘移位脈衝下，數據按位傳輸，高位在前，低位在後（MSB first）；SPI接口有2根單向數據線，爲全雙工通訊，目前應用中的數據速率可達幾Mbps的水平。

-------------------------------------------------------
2、接口定義
SPI接口共有4根信號線，分別是：設備選擇線、時鐘線、串行輸出數據線、串行輸入數據線。

 

 

（1）MOSI：主器件數據輸出，從器件數據輸入
（2）MISO：主器件數據輸入，從器件數據輸出
（3）SCLK ：時鐘信號，由主器件產生
（4）/SS：從器件使能信號，由主器件控制

-------------------------------------------------------
3、內部結構

 4、傳輸時序

SPI接口在內部硬件其實是兩個簡單的移位寄存器,傳輸的數據爲8位，在主器件產生的從器件使能信號和移位脈衝下，按位傳輸，高位在前，低位在後。以下圖所示，在SCLK的降低沿上數據改變，上升沿一位數據被存入移位寄存器。

SPI接口沒有指定的流控制，沒有應答機制確認是否接收到數據。