verilog學習（一）概述

PS：本系列參考夏宇聞老師的Verilog數字系統設計jiao教程，意在對verilog形成基礎的體系，留作將來查詢參考，請大家多指教。    硬件描述語言（HDL，hardware description language）是一種形式化方法來描述數字電路和系統的語言。數字電路系統的設計者利用這種語言可以從上層到下層（從抽象到具體）逐層描述自己的設計思想用一系列分層次的模塊來表示極其複雜的數字系統

>>阅读原文<<