時序約束之週期約束

週期約束 週期概念是FPGA/ASIC時序定義的基礎，週期（PERIOD）約束附加在時鐘網線上，時序分析工具根據PERIOD約束檢查時鐘域內所有同步元件（包括寄存器、鎖存器、同步RAM/ROM等）的時序是否滿足要求。 PERIOD約束會自動處理寄存器時鐘端的反相問題。如果相鄰同步元件的時鐘相位相反，那麼它們之間的延時將被默認限制爲PERIOD約束值的一半。 PERIOD約束分析的對象包括輸入PAD

>>阅读原文<<