verilog求助
想求助一下各位大神，我想把key_value[3:0]作爲led_value[7:0]的高四位和第四位，並將其連在一起做出頂層原理圖。圖上方式在仿真中跑出來高四位還是高阻態沒有輸入值。 所用軟件:quartus10.1
相關文章
- 1. ise verilog問題求助
- 2. 悠【求助貼（）】spi-dma連接，verilog
- 3. 求助！！求助！！
- 4. 求助
- 5. sql求助
- 6. 求助帖
- 7. GIS求助
- 8. 求助大神！
- 9. 小白求助
- 10. 尋求幫助
- 更多相關文章...
- • HTTP 請求方法 - HTTP 教程
- • Eclipse 內容輔助 - Eclipse 教程
- • NewSQL-TiDB相關
- • 三篇文章瞭解 TiDB 技術內幕 —— 說計算
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. ise verilog問題求助
- 2. 悠【求助貼（）】spi-dma連接，verilog
- 3. 求助！！求助！！
- 4. 求助
- 5. sql求助
- 6. 求助帖
- 7. GIS求助
- 8. 求助大神！
- 9. 小白求助
- 10. 尋求幫助