verilog實現異步(雙口)RAM

在異步FIFO的應用中所用的存儲器一般都是RAM，所以異步的RAM對於異步FIFO實現是基礎的 module asyn_ram #(parameter DWIDTH=4,//data width AWIDTH=10)//address width ( input wr_clk, input[DWIDTH-1:0] wr_data, input wr_en, input[AWIDT

>>阅读原文<<