DDR3基本概念6 - Write leveling（寫入均衡）

爲了提供更好的信號完整性，DDR3的memory controller可使用write leveling來調整DQS差分對和CK差分對的相對位置，利用DQS差分對路徑上的可調整延時來達成該目的。spa    對於簡單的運用，好比on-board DDR memory，而且僅有一顆DDR內存的狀況下能夠考慮不須要作write leveling。 blog    T型佈線，以下圖。該佈線方式同步切換噪

>>阅读原文<<