DDR3基本概念6 - Write leveling（寫入均衡）

爲了提供更好的信號完整性，DDR3的memory controller可以使用write leveling來調整DQS差分對和CK差分對的相對位置，利用DQS差分對路徑上的可調整延時來達成該目的。    對於簡單的運用，比如on-board DDR memory，並且僅有一顆DDR內存的情況下可以考慮不需要做write leveling。     T型佈線，如下圖。該佈線方式同步切換噪聲（Simu

>>阅读原文<<