FPGA——數碼管動態掃描（verilog）

數碼管動態掃描原理——FPGA代碼 一、動態掃描是利用人眼視覺滯留的特色，點亮某一位後，在人眼反應以前，進行下一位的顯示，故而出現重影現象。而人的視覺暫留時間大約在1/24秒左右，因此應該保持24幀以上纔會保持連續而不會出現閃爍，通俗來說，應該在一秒內至少掃描24次。也就是每次掃描時間至少小於40ms 。 二、注意數碼管的響應時間，通常爲納秒級，故掃描時間也不能過短。 三、本例使用四段數碼管，七段

>>阅读原文<<