SAR ADC的架構

儘管實現SAR ADC的方式千差萬別，但其基本結構非常簡單(見圖1)。模擬輸入電壓(VIN)由採樣/保持電路保持。爲實現二進制搜索算法，N位寄存器首先設置在中間刻度(即：100… .00，MSB設置爲1)。這樣，DAC輸出(VDAC)被設爲VREF/2，VREF是提供給ADC的基準電壓。然後，比較判斷VIN是小於還是大於VDAC。如果VIN大於VDAC，則比較器輸出邏輯高電平或1，N位寄存器的MS

>>阅读原文<<