Verilog中$finish和$stop的區別

1.$finish的用法 當程序中出現$finish,當仿真到該語句時，會提示要不要退出仿真。如果選是，則仿真結束，退出仿真窗口。 2.stop的用法 2.1 遇到stop暫停 在仿真程序中，我們看到存在一個$stop語句； 此時我們開始仿真，正產仿真時間是1000ns： 但是仿真到$stop語句時，突然出現了暫停； 並且波形仿真時間也到250ns暫停了： 2.2 繼續仿真 1）. 此時不要急躁，

>>阅读原文<<