LCM時序問題

sleep out狀態時，規格書中說明rst和VDD是有個120ms的時序延時的，如今實際測到兩個信號是同時下電的.spa     IC在sleep out的狀態下，RESX拉low 120ms後，再VDD.VDDI下電。blog 目的是im 1. 讓source pull low電阻持續放電120ms，避免殘留電荷。db 2. 讓VGH.VGL.VCOM能夠正常關閉。(關閉的動做，須要VDD.V

>>阅读原文<<